Engins Blog

August 4, 2009

Verifikation von Energiespar-IC-Entwürfen mit CPF

Abgelegt unter: IC-Entwurf — admin @ 8:37 pm

Mit CPF lassen sich energieverschwendende Fehler bereits früh im Chip-Entwicklungszyklus erkennen. CPF fügt sich hierzu in den Entwicklungszyklus ein. Es kann die Energiespar-Funktionen überprüfen und Fehler zügiger lokalisieren als bisherige Methoden, die erst am Ende des Entwicklungsprozesses angewendet werden können.

Schaltungen werden mit immer kleineren Strukturbreiten (90 nm, 65 nm etc.) integriert, und damit tragen  Leckströme signifikant zur Gesamtstromaufnahme der Schaltung bei. Für ICs kommen daher neue Verfahren und Entwurfstechniken zum Einsatz, um diese Leckströme zu minimieren:

* Power Gating – die Trennung von Schaltungsteilen von der Versorgung,
* die Isolation von Logikblöcken,
* State Retention – Zustandserhaltung und
* Clock Gating – die Aktivierung des Taktes nur bei Bedarf.

Quelle: www.elektroniknet.de/home/designtools/fachwissen/uebersicht/l/chipic-design/verifikation-von-energiespar-ic-entwuerfen

Juli 7, 2008

EU: STAR

Abgelegt unter: F&E — admin @ 9:30 pm

Ein weiteres F&E-Projekt, an welchem ich ebenfalls gearbeitet habe, ist das STAR-Projekt: www.ist-star.eu. Das Projekt nähert sich allmählich dem Ende zu und konnte erstmalig auf der 13. Mobilfunkkonferenz in Osnabrück vorgestellt werden. Sollte der Link nicht mehr funktionieren, dann kann man das Programm auch mit nachfolgendem Link 13. Mobilfunkkonferenz in Osnabrück downloaden.

Die Präsentation beinhaltete im Wesentlichen den derzeitigen Entwicklungstand.

Juni 2, 2008

EU: GUTD

Abgelegt unter: F&E — admin @ 6:58 pm

Das Projekt GUTD ist eins der F&E Projekte, woran ich gearbeitet habe: www.gutd-gsa.eu. Momentan scheint die Webseite jedoch “Down” zu sein. Dabei steht GUTD für “GNSS and UMTS Technology Demonstrator” (vgl. mit GPS).

(weiterlesen…)

Powered by WordPress ( WordPress Deutschland )